Progetti

  • GSM Box
    G
    ateway PSTN to GSM

    Progettazione e implementazione di tutte le unità del sistema.
    Progettazione HW e SW
    Tecnologie utilizzate: SPI, GSM, PCM, Java Midlet, modem/microcontrollore Cinterion TC-65i, Silabs ProSLIC Si3210
  • Janus
    Videocitofono VoIP tecnologicamente avanzato
    Progettazione e implementazione di tutte le unità del sistema.
    Progettazione HW e SW
    Cliente principale
    : Campus Biomedico Roma
    Tecnologie utilizzate: TCP/IP, SIP, RS-232, linguaggio Java, linguaggio C, Linux embedded, processore Samsung S5PC100, RFID, fingerprint (riconoscimento impronta digitale), face recognition (riconoscimento facciale), OpenCV
  • CaReMS
    Sistema di gestione PoS
    (Point of Sale)
    Progettazione architettura software, implementazione software maintask, implementazione interfaccia grafica, implementazione configuratore web
    C
    liente principale: Giesse Ristorazione - Gruppo GRECO
    T
    ecnologie utilizzate: TCP/IP, RS-232, linguaggio Java, linguaggio PHP, librerie JavaPOS, RFID/HID, barcode
  • eMobility
    Modulo di comunicazione per colonnina di ricarica auto elettriche
    Progettazione e implementazione del sistema di comunicazione PLC in tecnologia HomePlugAV e HomeGrrenPHY..
    Progettazione HW e SW
    Cliente principale:
    Ducati Energia
    Tecnologie utilizzate: TCP/IP, SPI, linguaggio C, Linux embedded, XML, standard ISO15118 V2G
  • TSwitch
    R
    outer/Switch industriale in ambito ferroviario
    Progettazione e implementazione di tutte le unità del sistema.
    Progettazione HW e SW
    Cliente principale: FAR Systems Spa
    Tecnologie utilizzate: ORCAD, Mentor Expedition, C/C++
  • Gropius
    Concentratore MultiUtility per Smart City e IoT

    Progettazione e implementazione di tutte le unità del sistema.
    Progettazione HW e SW
    Cliente principale: SinTau
    Tecnologie utilizzate: ORCAD, Mentor Expedition, C/C++, Zabbix
  • Shawl
    Sistema di accesso condiviso su link WAN con capacità di WiFi/3G Offload

    Progettazione e implementazione di tutte le unità del sistema.
    Progettazione HW e SW
    C
    liente principale: SinTau
    T
    ecnologie utilizzate: ORCAD, Mentor Expedition, C/C++

 

Progetti FPGA e ASIC realizzati

  • Telecontrollo su linee 2 Mb/s:
    Sono state implementate tutte le funzioni di terminazione 2Mb/s e tutte le funzioni di telecontrollo richieste dal sistema. Il progetto è stato realizzato in VHDL
  • VC12A/VC12D/VC12AD
    Sono state implementate le funzioni di
    Low order path termination e adaptation (LPT12 e LPA12) per  l'assembling ed il disassembling di canali di tributario in un contenitore virtuale VC12. In particolare è stato implementato un pointer processor, inizialmente  gate level e successivamente in VHDL.
    Sono state sviluppate alcune funzioni PI come il clock recovery ed il jitteratore/dejitteratore HDB3.

    E' stato realizzato un test bench che genera la trama SDH, in modo da poter testare tutte le varie funzionalità.
  • Convertitore di concatenazione contigua/virtuale
    In ambiente SDH è stata implementata una Conversione bidirezionale di Concatenazione Contiguo/ Virtuale.
    Le principali funzioni realizzate nella conversione da contiguo  (STM-4_4c)  a virtuale  (STM-4_4v) sono le seguenti:

    - Allineamento di trama STM-4 frame alignment & byte boundaryDeserializzazione dei dati
    -
    Descrambler
    - Elaborazione SOH (B1 check,B2 check, B2 Excessive BER,M1 gen, M2 gen, SOH buffering)

    - Conversione Concatenazione Contiguo / Virtuale
    -
    Interprete di puntatore AU4-4c
    -
    Conversione VC4-4c / VC4-4v
    - Conversione POH per AU4-4v

    - Generazione del Puntatore
    -
    Framer STM16
    Le principali funzioni realizzate nella conversione da virtuale  (STM-4_4v)  a contigua  (STM-4_4c) sono le seguenti:

    - Desrializzazione dei dati
    -
    Allineamento di trama STM-16
    -
    Estrazione STM-4
    -
    Conversione Concatenazione Virtuale / Contiguo
    -
    Conversione da un VC4-4v a un VC4-4c
    -
    Intereprete di Puntatore AU4-4v
    -
    Elaborazione H4 VC4-4v
    -
    Interfaccia quadricanale SDRAM (le SDRAM sono usate per memorizzare fino a  4 x 2048 trame e per compensare il ritardo differenziale (max 256 ms) tra I 4 differenti  VC4s del VC4-4v)
    -
    Check J1 del VC4-4v
    - Conversione POH da VC4-4v a VC4-4c

    -
    Generazione del puntatore AU4-4c
    - M
    emorizzazione e genarazione dello SOH
    -
    Scrambler
    -
    Serializzazione dei dati
  •  Sistema di gestione dei canali DCC, EOW e OH
    Le principali funzioni realizzate nella gestione dei canali DCC, EOW e OverHead sono le seguenti:

    - Funzionalità di cross conessione di Overhead OHCC

    -
    Elaborazione dei Synchronisation Status Message (SSM)
    -
    Cross connessione dei canali DCC
    -
    Controllo ventole (Fan control)
    -
    Elaborazione canali EOW trasmessi su bcanale G.703 a 2 Mb/s
    -
    Elaborazione degli Sa bits del T3
    -
    Estrazione della qualità del segnale 2 Mb/s fornita dagli Sa bits
  • Framer STM64
    Sono state
    implementate tutte le funzionalità di un SDH Framer per gerarchia STM64
    - Sistema di
    internetworking SDH/GbE
    Le principali funzioni realizzate per l' internetworking
    SDH – GbE su stack ATM sono state:
    - ATM termination/ ATM framing and trafic shaping algorithm

    -
    IP PDU management
    -
    Ethernet framing /Ethernet termination
    -
    Load balancing alghoritm
    -
    Utopia interface
    -
    ZBT ram interface
    -
    MAC interface
  • Mappaggio GFP di pacchetti Ethernet con classificazione e gestione QoS
    Le principali funzioni realizzate per questo dispositivo sono state:

    - MAC interface

    -
    Classifier ethernet packets : The classifier block manages the writing operations of ethernet packets into an external synchronous SRAM(1Mx18)divided into four queues.The following criteria can be used for queue selection:
    VLAN identifier                                                                    

    IEEE 802.1p (3 bit VLAN priority field, 8 values)
    IPv4 (DSCP, 64 values)

    For each of these classifiers the associated queue (0 to 3) is defined; a priority level can be set among the 3 different classification criteria (1, 2 or 3; same priority cannot be assigned  twice). When a new ethernet packet arrives, the table corresponding to the higher priority classifier is addressed to  identify the queue where the packet has to be stored. In case of invalid read data, the table corresponding to the next higher priority level classifier is addressed.
    Scheduler:
    The scheduler block manages the reading operation from the queues.
    For each of the 4 queues (0 to 3) a priority level can be assigned (queue_strict_prio) and a WFQ value is given (queue_weight, 1 to 31). Priority level acts as a strict priority (a higher priority queue is always emptied before serving a lower priority one); WFQ is only applied within the same priority level: traffic (number of packets) is assigned in proportion to the relative WFQ values of same priority queue.
    A WFQ value of N allows the queue to send N packets for each scheduler round.

    Mapping GFP
    Mapping of Ethernet packets in the 2xSTM-1 or 1xSTM-1 radio frame will be performed using a prioprietary framing protocol derived from GFP. Only the frame delineation functions will be taken from GFP in order to reduce the overhead on the Ethernet packets. The Figure 5.10.1 depicts the GFP-like frame
  • Concentratore di VLAN su interfaccia 10 Gb/s
    Le principali funzioni realizzate per questo dispositivo sono state:

    -
    MAC interface
    - SPI4 interface
    - Estrazione campi DMAC e VLAN ID

    - Accesso a tabelle di VLAN e MAC,estrazione del canale associato e scrittura nel campo PA
    - Scrittura in fifo

    - Rilettura da ram

    - Implementazione di un meccanismo di round robin

    - Back pressure
  • Sistema di elaborazione e recupero clock su linee dati seriali
    In modalità master gestisce la comunicazione tramite linea dati seriale ad alta velocità della frequenza e fase del proprio riferimento di apparato ad altre unità configurate in modalità slave.
    In modalità slave recupero del segnale di clock dai dati seriali ricevuti e, a parità di condizioni esterne, viene garantita la stessa distanza di fase rispetto al segnale di clock del master, sia dopo un riavvio dell’una o dell’altra scheda, sia dopo un’eventuale anomalia sulla comunicazione.

    Le principali funzioni utilizzate e sviluppate sono:

    - PI interface
    -
    DDR2 controller
    -
    Transceivers blocks
    -
    RS232 interface
    -
    FLASH controller
  • Controllore di NAND flash ad alte prestazioni
    Sistema di gestione e controllo delle boe di segnalazione dei treni TAV

    Le principali funzioni utilizzate e sviluppate sono:

    -
    Implementazione di un Application Specific Processor per la comunicazione e la gestione dei comandi provenienti dalla unità di elaborazione;
    - Implementazione di tutte le periferiche definite nel protocollo EuroBalise (interfacce C1, C6, A1, A4, ecc)

    - Gestione ed interfacciamento di convertitori ADC e DAC ad altà velocità

    - I
    nterfacciamento da e verso ZBT RAM
    - Generazione di forme dì onda sinusoidali 
  • Sistema di gestione ed elaborazione di immagini
    Le principali funzioni utilizzate e sviluppate sono:

    - Ricezione di un set di immagini tramite una connessione seriale RS232 ed invio opportuno ad una flash per la  memorizzazione;
    - S
    elezione di  un subset di immagini memorizzate in flash, prelievo da quest’ultima ed invio, tramite un’interfaccia seriale SPI, ai degli OLED presenti su scheda per  la corretta visualizzazione.
    -
    Utilizzo di un microprocessore interno per controllare le varie interfacce mediante l'ambiente “Eclipse”.

Per offrirti il miglior servizio possibile utilizziamo cookies, anche di terze parti.

Chiudendo questo banner, scorrendo questa pagina o cliccando qualunque suo elemento acconsenti all’uso dei cookie. Per saperne di piu'

Approvo

INFORMATIVA SULLA PRIVACY

...